-/* 8bit DMA ports */\r
-#define DMA_0_ADDR 0x00\r
-#define DMA_0_COUNT 0x01\r
-#define DMA_1_ADDR 0x02\r
-#define DMA_1_COUNT 0x03\r
-#define DMA_2_ADDR 0x04\r
-#define DMA_2_COUNT 0x05\r
-#define DMA_3_ADDR 0x06\r
-#define DMA_3_COUNT 0x07\r
-/* 16bit DMA ports */\r
-#define DMA_4_ADDR 0xc0\r
-#define DMA_4_COUNT 0xc2\r
-#define DMA_5_ADDR 0xc4\r
-#define DMA_5_COUNT 0xc6\r
-#define DMA_6_ADDR 0xc8\r
-#define DMA_6_COUNT 0xca\r
-#define DMA_7_ADDR 0xcc\r
-#define DMA_7_COUNT 0xce\r
-\r
-#define DMA_ADDR(c) \\r
- ((c < 4) ? DMA_0_ADDR + ((c) << 1) : (DMA_4_ADDR + ((c) << 2)))\r
-#define DMA_COUNT(c) \\r
- ((c < 4) ? DMA_0_COUNT + ((c) << 1) : (DMA_4_COUNT + ((c) << 2)))\r
-\r
-#define DMA8_MASK 0x0a\r
-#define DMA8_MODE 0x0b\r
-#define DMA8_CLR_FLIPFLOP 0x0c\r
-#define DMA8_RESET 0x0d\r
-#define DMA8_MASK_RST 0x0e\r
-#define DMA8_RMASK 0x0f\r
-#define DMA16_MASK 0xd4\r
-#define DMA16_MODE 0xd6\r
-#define DMA16_CLR_FLIPFLOP 0xd8\r
-#define DMA16_RESET 0xda\r
-#define DMA16_MASK_RST 0xdc\r
-#define DMA16_RMASK 0xde\r
-\r
-#define DMA_MASK(c) ((c) < 4 ? DMA8_MASK : DMA16_MASK)\r
-#define DMA_MODE(c) ((c) < 4 ? DMA8_MODE : DMA16_MODE)\r
-#define DMA_CLR_FLIPFLOP(c) ((c) < 4 ? DMA8_CLR_FLIPFLOP : DMA16_CLR_FLIPFLOP)\r
-#define DMA_RESET(c) ((c) < 4 ? DMA8_RESET : DMA16_RESET)\r
-#define DMA_MASK_RST(c) ((c) < 4 ? DMA8_MASK_RST : DMA16_MASK_RST)\r
-#define DMA_RMASK(c) ((c) < 4 ? DMA8_RMASK : DMA16_RMASK)\r
-\r
-#define DMA_0_PAGE 0x87\r
-#define DMA_1_PAGE 0x83\r
-#define DMA_2_PAGE 0x81\r
-#define DMA_3_PAGE 0x82\r
-#define DMA_4_PAGE 0x8f\r
-#define DMA_5_PAGE 0x8b\r
-#define DMA_6_PAGE 0x89\r
-#define DMA_7_PAGE 0x8a\r
-\r