7 void load_pattern(int idx, void *data);
8 void set_tile(int nametab_idx, int x, int y, int tile_idx, int palidx);
19 if(IO_REG_VER & IO_VER_PAL) {
20 vdp_setreg(VDP_REG_MODE2, vdp_getreg(VDP_REG_MODE2));
23 vdp_begin_palette(0, 0);
33 VDP_PORT_DATA = VDP_PACK_RGB(r, g, b);
35 vdp_set_bgcolor(0, bgcol);
40 if(pad_pressed(0, IO_PAD_C)) {
41 vdp_set_bgcolor(0, ++bgcol & 0xf);
50 void load_pattern(int idx, void *data)
54 uint16_t addr = idx << 5;
55 vdp_setup_access(addr, VDP_MEM_WRITE, VDP_MEM_VRAM);
58 VDP_PORT_DATA32 = *ptr++;
62 void set_tile(int nametab_idx, int x, int y, int tile_idx, int palidx)
64 uint16_t tile_ent, addr;
66 tile_ent = vdp_nametab_entry(tile_idx, palidx, VDP_TILE_LOW_PRIO);
68 addr = vdp_nametab_addr(nametab_idx) + (y * 64 + x) * 2;
69 vdp_setup_access(addr, VDP_MEM_WRITE, VDP_MEM_VRAM);
70 VDP_PORT_DATA = tile_ent;